Surface Potential-Based Drain Current Analytical Model for Triple-Gate Junctionless Nanowire Transistors

Ver/

Fecha

2012

Autor

TREVISOLI, R D

DORIA, R. T.

DE SOUZA, Michelly

DAS, Samaresh

FERAIN, I.

PAVANELLO, Marcelo A.

Metadatos

Mostrar el registro completo del ítem

URI

https://hdl.handle.net/20.500.12032/89427

Colecciones

Documentos - CUFEI