Influência de parâmetros tecnológicos e geométricos sobre o desempenho de transistores SOI de canal gradual

Abstract

Este trabalho tem como objetivo estudar a influência de parâmetros tecnológicos, geométricos e de polarização sobre o comportamento analógico dos transistores Silício-Sobre-Isolante nMOSFET de Canal Gradual (GC SOI), comparando-os com os dispositivos SOI convencionais, a partir de resultados obtidos através de medidas experimentais e simulações numéricas bidimensionais de dispositivos e de processo. Resultados recentes de transistores GC SOI mostraram, para uma tecnologia SOI comercial totalmente depletada de 150 nm, que um comprimento da região fracamente dopada de 100 nm proporciona o maior aumento do ganho de tensão de malha aberta, independentemente do comprimento total de canal, em comparação com um transistor de canal uniformemente dopado de mesma dimensão total. De modo a confirmar a existência do comprimento da região fracamente dopada que otimiza o ganho de tensão de malha aberta para a tecnologia de 2 µm da Universidade Católica de Louvain, foi estudado o desempenho analógico dos transistores GC com variações nos comprimentos total de canal e da região fracamente dopada. A influência de parâmetros tecnológicos, tais como concentração de dopantes da região fortemente dopada, espessuras da camada de silício e do óxido de porta, também foi avaliada, mantendo em todos os casos, o transistor operando em depleção completa. Por meio de simulações, foi constatado que o aumento no valor destes parâmetros eleva o comprimento da região fracamente dopada que otimiza o ganho de tensão intrínseco. A espessura do filme de silício mostrou ser o parâmetro tecnológico que menos influencia este comprimento otimizado. O aumento da concentração de dopantes da região fortemente dopada e do comprimento total de canal permitiu o maior incremento no máximo ganho de tensão de malha aberta, sendo observada uma elevação de aproximadamente 18 e 100 dB, respectivamente. A frequência de ganho unitário melhorou significativamente com o aumento da concentração de dopantes da região fortemente dopada para longos comprimentos da região fracamente dopada, uma vez que a mais alta concentração de dopantes reduz o comprimento efetivo de canal. A influência da polarização de porta também foi analisada, sendo notado que o aumento desta provoca uma diminuição tanto do comprimento da região fracamente dopada que maximiza o ganho de tensão de malha aberta quanto do próprio ganho de tensão intrínseco. Outro parâmetro analógico analisado neste presente estudo foi a tensão de ruptura de dreno. Ao contrário do ganho de tensão intrínseco, não foi verificado deslocamento do comprimento da região fracamente dopada que otimiza a tensão de ruptura de dreno com variações da sobretensão de condução. Experimentalmente, o comprimento da região fracamente dopada para máxima tensão de ruptura de dreno se manteve em 0,5 µm, o qual é menor do que o comprimento da região fracamente dopada para máximo ganho de tensão intrínseco. Adicionalmente, foi realizada uma análise comparativa em aplicações com espelhos de corrente do tipo fonte comum entre transistores SOI uniformemente dopados e de canal gradual, e associação série de transistores SOI. Quando a associação série de transistores SOI é constituída por dois transistores de concentração de dopantes diferentes (Associação Série Assimétrica – A-SC), seu comportamento se assemelha ao transistor de canal gradual. Pela primeira vez, comprovou-se o melhor desempenho de transistores A-SC em circuitos analógicos. A associação série assimétrica e os transistores de canal gradual promoveram maiores resistência de saída e excursão do sinal de saída, bem como melhor precisão de espelhamento em espelhos de corrente fonte comum quando comparada com o mesmo circuito implementado com transistores convencionais de canal longo, com desempenho ainda superior para os espelhos de corrente formados por transistores de canal gradual.

This work aims to study the influence of technological and geometrical parameters, and bias on the analog performance of Graded-Channel Silicon-On-Insulator nMOSFET transistors (GC SOI), in comparison to the conventional SOI devices, through results obtained by experimental measurements and two-dimensional numerical simulations of devices and process. Recent results of GC SOI transistors showed, for a commercial fully depleted SOI technology of 150 nm, that a length of lightly doped region of 100 nm provides the highest increase in the intrinsic voltage gain, regardless of total channel length, in comparison with a uniformly doped transistor of same total dimension. In order to confirm the existence of the length of lightly doped region that optimizes the intrinsic voltage gain for 2 µm technology from Catholic University of Louvain, it was studied the analog performance of GC transistors with variations in the total channel and lightly doped region lengths. The influence of technological parameters, such as doping concentration of highly doped region, silicon film and front gate oxide thicknesses, was also evaluated, maintaining in all cases, the transistor operating in full depletion. By simulation results, it was verified that the increase of these parameters raises the length of lightly doped region which optimizes the intrinsic voltage gain. The silicon film thickness showed to be the technological parameter which less influences this optimized length. The increase of doping concentration of highly doped region and total channel length allowed the largest increment in the maximum intrinsic voltage gain, being observed an increase of approximately 18 and 100 dB, respectively. The unit gain frequency was significantly improved by increasing the doping concentration of highly doped region for long lengths of lightly doped region, since the highest doping concentration reduces the effective channel length. The influence of gate bias was also analyzed, its increase causes a reduction in the length of lightly doped region which optimizes the intrinsic voltage gain as well as the value of the intrinsic voltage gain. Other analog parameter analyzed in this present study was the breakdown voltage. Unlike the intrinsic voltage gain, it was not verified a displacement of the length of lightly doped region which optimizes the breakdown voltage with variations of gate voltage overdrive. Experimentally, the length of lightly doped region for maximum breakdown voltage was kept at 0.5 µm, which is smaller than the length of lightly doped region for maximum intrinsic voltage gain. Additionally, a comparative analysis was performed in applications with common-source current mirrors between uniformly doped SOI and graded-channel transistors, and self-cascode SOI transistors. When the self-cascode SOI transistor is composed by two transistors of different doping concentration (Asymmetric Self-Cascode – A-SC), its behavior is similar to the graded-channel transistor. For the first time, it was shown the improved performance of A-SC transistors in analog circuits. The asymmetric self-cascode and graded-channel transistors promoted larger output resistance and output signal excursion, as well as better mirroring precision in common-source current mirrors in comparison with the same circuit implemented with long channel conventional transistors, with performance even higher for the current mirrors composed by graded-channel transistors.