| dc.contributor.author | García-Hernández, Néstor D. | |
| dc.date.accessioned | 2018-11-29T19:50:52Z | |
| dc.date.accessioned | 2023-03-10T16:53:28Z | |
| dc.date.available | 2018-11-29T19:50:52Z | |
| dc.date.available | 2023-03-10T16:53:28Z | |
| dc.date.issued | 2018-08 | |
| dc.identifier.citation | García-Hernández, N. D. (2018). Diseño de recuperador de datos y reloj adaptivo a jitter. Trabajo de obtención de grado, Especialidad en Diseño de Sistemas en Chip. Tlaquepaque, Jalisco: ITESO. | es |
| dc.identifier.uri | https://hdl.handle.net/20.500.12032/68809 | |
| dc.description | Se presenta el desarrollo de un módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz, que será parte de un sistema en chip de señal mixta con tecnología BiCMOS de 130nm. El flujo de diseño completo de un sistema en chip es descrito e incluye el diseño lógico, la síntesis lógica, síntesis física, verificación y generación de archivos para manufacturarlo por MOSIS. El módulo CDR usa 8 señales de reloj producidas por un módulo PLL integrado al sistema en chip y recupera con estas los datos generados por un módulo LFSR también integrado, o bien por una señal externa. El desarrollo del módulo se realizó en lenguaje Verilog junto con las herramientas CAD de CADENCE que involucran RTL Compiler, EDI Encounter y Virtuoso. Por otro lado, la verificación fue realizada mediante la herramienta Simvision. Los resultados de la recuperación de datos y reloj son presentados a través de señales de simulación y se incluye también la evidencia del flujo completo de diseño y los archivos necesarios para replicarlo. | es |
| dc.description.sponsorship | Consejo Nacional de Ciencia y Tecnología | es |
| dc.language.iso | spa | es |
| dc.publisher | ITESO | es |
| dc.rights.uri | http://quijote.biblio.iteso.mx/licencias/CC-BY-NC-2.5-MX.pdf | es |
| dc.subject | CDR | es |
| dc.subject | BiCMOS | es |
| dc.subject | Tecnología 130nm | es |
| dc.subject | EDI Encounter | es |
| dc.subject | Verilog | es |
| dc.subject | Virtuoso Cadence | es |
| dc.subject | VLSI | es |
| dc.subject | Recuperación de Datos | es |
| dc.subject | Sistemas en Chip | es |
| dc.subject | Adaptivo a Jitter | es |
| dc.title | Diseño de recuperador de datos y reloj adaptivo a jitter | es |
| dc.type | info:eu-repo/semantics/academicSpecialization | es |
