Buscar
Mostrando ítems 21-30 de 45
Distorção harmônica entre os MOSFETs implementados com os estilos de leiaute do tipo diamante híbrido e convencionais
(Centro Universitário FEI, São Bernardo do Campo, 2019)
Na atualidade, há diferentes frentes de pesquisa (uso de novas estruturas de transistores, novos materiais, etc.) quer nas instituições de ensino, quer nos centros de pesquisa, visando a redução das dimensões do Transistor ...
Associação série assimétrica de transistores SOI MOS de camada de silício e óxido enterrado uktrafinos (UTBB) para aplicações analógicas de alto desempenho
(Centro Universitário FEI, São Bernardo do Campo, 2020)
Este trabalho apresenta uma análise, realizada através de simulações numéricas bidimensionais, simulações SPICE e caracterizações experimentais, de associações série (SC), implementadas na tecnologia Camada de Silício e ...
Análise de descasamento nas características elétricas de SOI nMOSFET de canal gradual operando em saturação
(Centro Universitário FEI, São Bernardo do Campo, 2017)
Os transistores da tecnologia Silício-sobre-Isolante (SOI Silicon-On-Insulator) apresentam vantagens em relação à tecnologia CMOS (Complementary Metal-Oxide-Semiconductor) convencional (BULK), tais como diminuição do ...
Efeito de eventos únicos em transistores MOS: classificação dos eventos via redes neurais profundas
(Centro Universitário FEI, São Bernardo do Campo, 2020)
Dispositivos eletrônicos são suscetíveis a defeitos causados por radiação ionizante, e o uso destes dispositivos é cada vez mais requisitado em aplicações embarcadas que operam em ambientes agressivos (presença de radiação) ...
Análise da densidade de carga de inversão na condição limiar, em função da temperatura, em UTBB SOI MOSFETS
(Centro Universitário FEI, São Bernardo do Campo, 2019)
Para suprir a crescente demanda de velocidade, desempenho e baixo consumo, a indústria de circuitos integrados tem se desenvolvido de forma agressiva nos últimos anos, consolidando a tecnologia CMOS como fator essencial ...
Simulação e caracterização elétrica de diodos de ultra baixa potência implementados em tecnologia SOI
(Centro Universitário da FEI, São Bernardo do Campo, 2013)
Os dispositivos SOI CMOS estão entre os transistores planares de melhor desempenho, graças à presença de uma camada de óxido enterrado abaixo da região ativa da lâmina, que minimiza os efeitos causados pela redução das ...
Influência de parâmetros tecnológicos e geométricos sobre o desempenho de transistores SOI de canal gradual
(Centro Universitário da FEI, São Bernardo do Campo, 2015)
Este trabalho tem como objetivo estudar a influência de parâmetros tecnológicos, geométricos e de polarização sobre o comportamento analógico dos transistores Silício-Sobre-Isolante nMOSFET de Canal Gradual (GC SOI), ...
Modelagem, simulação e caracterização elétrica da associação série assimétrica de transistores SOI
(Centro Universitário FEI, São Benardo do Campo, 2018)
Este trabalho tem como objetivo o estudo do desempenho analógico da associação série assimétrica (A-SC) composta por transistores planares e de múltiplas portas em tecnologia Silício-Sobre-Isolante (SOI). A estrutura A-SC ...
Estudo comparativo do comportamento elétrico entre o wave SOI nMOSFET e o convencional
(Centro Universitário da FEI, São Bernardo do Campo, 2010)
Implementação do modelo contínuo estático e dinâmico de nanofios transistores MOS sem junções usando linguagem Verilog-A para projeto de circuitos CMOS
(Centro Universitário FEI, São Bernardo do Campo, 2018)
Este trabalho tem como objetivo a implementação do modelo analítico estático e dinâmico do transistor MOS sem junções, proposto por Trevisoli et al. em linguagem VERILOG-A para utilização em simuladores do tipo SPICE. Esta ...