Simulação e caracterização elétrica de diodos de ultra baixa potência implementados em tecnologia SOI

Abstract

Os dispositivos SOI CMOS estão entre os transistores planares de melhor desempenho, graças à presença de uma camada de óxido enterrado abaixo da região ativa da lâmina, que minimiza os efeitos causados pela redução das dimensões (escalamento), aumenta a densidade de integração em lâminas de silício propiciando um menor custo de fabricação e permite uma menor capacitância parasitária associada aos dispositivos, que resulta na redução de dissipação de potência. Devido ao princípio construtivo da tecnologia SOI, é possível obter baixo consumo de potência, sem comprometer o funcionamento do dispositivo, pois o mesmo garante a manutenção da corrente direta enquanto diminui a corrente reversa e corrente de fuga, em comparação à tecnologia MOS. Nesta tecnologia, é possível implementar diodos de ultra baixa potência (Ultra Low Power – ULP). O diodo ULP consiste em uma associação série de transistores SOI, um nMOS com o dreno conectado à porta de um pMOS, e este último com a porta conectada à fonte do nMOS. Este trabalho tem como objetivo realizar a simulação e caracterização elétrica de diodos implementados utilizando transistores construídos em tecnologia SOI, sejam eles diodos MOS padrão ou diodos de ultra baixa potência. Ao longo do trabalho foram estudados diodos com diferentes concentrações de dopantes e, consequentemente, com diferentes tensões de limiar. Foram utilizados como figura de mérito, a corrente direta e reversa, relação entre correntes de condução e desligamento (ION/IOFF), e inclinação de sublimiar para avaliar o comportamento elétrico dos diodos ULP, obtidos através da combinação de transistores implementados na tecnologia de fabricação da Universidade Católica de Louvain (UCL). Verificou-se que os transistores que compõem o diodo ULP atuam de diferentes formas, sendo o nMOS responsável pela condução em corrente direta e o pMOS responsável pela condução em corrente de fuga/reversa, e que a tensão de limiar do dispositivo ULP é próxima a do transistor nMOS. Em comparação ao MOS convencional, o diodo ULP possui menor corrente de condução e menor corrente de desligamento, o que influencia diretamente no consumo de potência. Observou-se também que, existem casos em que o diodo ULP se comporta como um MOS convencional, situação esta indesejável, visto que o comportamento do dispositivo é o mesmo de um diodo composto por um único transistor com porta e dreno curto-circuitados, porém com a desvantagem de ocupar um maior espaço dentro da lâmina de silício. Isto ocorre, para valores de tensão de limiar do transistor nMOS muito altos e também para valores de tensão de limiar para transistor pMOS muito baixos.

The SOI CMOS transistors is the planar structure with best performance, thanks to the presence of a buried oxide layer below the active region of the wafer which minimizes the effects caused by reducing the size (scaling), increases the integration density providing a lower cost of manufacturing and allowing for a lower parasitic capacitance associated with the devices, which results in reduced power dissipation. Due to the constructive principle of the SOI technology, it is possible to obtain low power consumption without compromising the operation of the device, because it guarantees the direct current while decreasing the reverse leakage current compared to the MOS technology. In this technology, it is possible to implement ultra low power diodes (Ultra Low Power – ULP). The ULP diode consists in a series association of SOI transistors, one nMOS with the drain connected to the gate of a pMOS, and pMOS gate connected to the source of nMOS. This work aims to perform the simulation and electrical characterization of diodes implemented using transistors built in SOI technology, both standard MOS diodes or ultra-low-power diode. The diodes are studied at different concentrations of dopants and consequently with different threshold voltages. The figures of merit for this analysis are the forward current and reverse current relationship between on and off currents (ION / IOFF), and subthreshold slope, in order to evaluate the electrical behavior of the ULP diodes, obtained by combining transistors of the technology implemented in the Catholic University of Louvain(UCL). It has been found that the transistors that make up the ULP diode act in different ways, being the nMOS responsible for the direct current and pMOS responsible for the leakage reverse current, and that the threshold voltage of the device is close to the nMOS transistor. Compared to the conventional MOS diode, the ULP one presents lower driving current and lower leakage current, which directly influences the power consumption. Also, there are cases in which the ULP diode behaves as a conventional MOS diode. This situation is undesirable, since the behavior of the device is the same, but it occupies a larger area within the silicon wafer. This occurs, for higher values for the threshold voltage of the nMOS and also for lower threshold voltage of the PMOS.