Enrutador reconfigurable en FPGA para aplicaciones network on chip
Description
El presente trabajo de grado consistió en el desarrollo de un enrutador para redes de comunicación en sistemas con múltiples núcleos que permitiera la parametrización del tamaño de trama y la profundidad de los buffers. También debía permitir la reconfiguración del algoritmo de enrutamiento implementado. El desarrollo se realizó sobre un sistema de desarrollo FPGA usando el lenguaje de descripción de Hardware VHDL.Collections
Except where otherwise noted, this item's license is described as http://creativecommons.org/licenses/by-nc-nd/4.0/