Sistema de depuración para procesador CORTEX

Garay Rodríguez, Pablo Andrés

dc.contributor.advisor	Uribe Aponte, José Luis
dc.contributor.advisor	Viveros Moreno, Francisco
dc.contributor.author	Garay Rodríguez, Pablo Andrés
dc.date.accessioned	2015-11-08T22:12:13Z
dc.date.accessioned	2016-03-29T17:49:34Z
dc.date.accessioned	2020-04-16T16:33:06Z
dc.date.accessioned	2023-05-10T17:13:58Z
dc.date.available	2015-11-08T22:12:13Z
dc.date.available	2016-03-29T17:49:34Z
dc.date.available	2020-04-16T16:33:06Z
dc.date.available	2023-05-10T17:13:58Z
dc.date.created	2014
dc.identifier.uri	https://hdl.handle.net/20.500.12032/91481
dc.description.abstract	"El presente trabajo desarrolla un ""Sistema de Depuración para procesadores de Arquitectura CORTEX"", se desarrolló haciendo uso del Software Quartus II de Altera. El trabajo hace parte de la sección de técnicas Digitales y está basado en un trabajo de grado anterior titulado ""PROCESADOR DIGITAL, ARQUITECTURA ARM CORTEX-M3"" No 1162, se plantea el uso de Breakpoints para realizar detenciones sobre dicho procesador y se realiza el control de flujo de la ejecución del programa mediante saltos por ciclo de instrucción o saltos entre instrucciones seleccionadas. Hace uso de una tarjeta de desarrollo FPGA y del Protocolo de comunicación RS232. "	spa
dc.format	PDF	spa
dc.format.mimetype	application/pdf	spa
dc.language.iso	spa	spa
dc.publisher	Pontificia Universidad Javeriana	spa
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/4.0/	*
dc.subject	Procesador	spa
dc.subject	Depurador	spa
dc.subject	CORTEX	spa
dc.title	Sistema de depuración para procesador CORTEX	spa

Files in this item

Files	Size	Format	View
GarayRodriguezPabloAndres2014.pdf	1.502Mb	application/pdf	View/Open

This item appears in the following Collection(s)

Documentos - PUJB

Show simple item record

Except where otherwise noted, this item's license is described as http://creativecommons.org/licenses/by-nc-nd/4.0/