Efeito da tensão mecânica biaxial em transistores SOI totalmente depletados em função da temperatura

Abstract

Neste trabalho é apresentado um estudo dos efeitos da tensão mecânica biaxial associada à redução de temperatura nas características elétricas de transistores SOI MOSFETs com tecnologia planar de porta única. A atenção será dedicada às características analógicas dos transistores, tais como tensão de limiar, inclinação de sublimiar, transcondutância e condutância de dreno. As estruturas foram eradas através do editor de estruturas Sentaurus Structure Editor e, posteriormente, foram realizadas imulações numéricas bidimensionais com o programa Sentaurus Device. Para a realização destas simulações foi necessário escolher e ajustar um conjunto de modelos que englobassem todos os fenômenos físicos envolvidos no funcionamento destes transistores, como o efeito do campo elétrico, ionização ncompleta dos portadores, ionização por impacto, estreitamento da faixa proibida, os efeitos da redução de mperatura na mobilidade dos portadores, entre outros. Os ajustes de modelo foram realizados de forma empírica, tendo como referência medidas experimentais. Foram obtidas as curvas de corrente de dreno em função da tensão aplicada à porta para transistores SOI convencionais e SOI tensionados biaxialmente, com comprimento de canal variando de 65 nm a 1 Fm e temperatura variando de 60 K a 300 K. A partir destas curvas foram extraídos parâmetros elétricos, como a tensão de limiar, transcondutância máxima, inclinação de sublimiar, condutância de dreno, ganho intrínseco de tensão e realizadas comparações entre os transistores SOI tensionados e convencionais, sendo este último usado como referência. Os resultados obtidos através de simulações foram comparados com resultados experimentais. A tensão mecânica apresentou uma elevação significativa da transcondutância máxima para os transistores SOI com canal tensionado em relação aos transistores SOI convencionais, indicando um aumento da mobilidade dos portadores. Os mais altos ganhos foram observados para os maiores comprimentos de canal, atingindo cerca de 75% para transistores tensionados com canal de 1 Fm operando em temperatura ambiente, aproximadamente 300 K, e chegando a quase 195% para temperatura de 100 K. Notou-se a redução da tensão de limiar com a aplicação da tensão mecânica. Não foram observadas alterações significativas na inclinação de sublimiar e nos parâmetros analógicos

In this work a study about the effects of biaxial strain associated to low temperature in the electrical characteristics of transistors SOI MOSFETs from a 65 nm planar single gate technology is presented. The attention will be dedicated to the analog characteristics of the transistors, such as, threshold voltage, subthreshold voltage, transconductance and drain conductance. The structure has been generated in Sentaurus Structure Editor and afterwards was performed a two dimensional numerical simulation in Sentaurus Device. To simulate was necessary to choose and adjust a set of physical and mathematical models, such as effect of electric field, incomplete ionization, generation and combination of carriers, impact ionization, bandgap narrowing and effects of the temperature reduction in the carriers mobility. These models adjusts were made empirically, using experimental measures as reference. The drain current as function of the voltage applied to gate to unstrained SOI and to biaxial strained SOI, with length from 65 nm to 1 Fm with temperature form 60 K to 300 K was obtained. From the curves were extracted electrical parameters as the threshold voltage, maximum transconductance and sub-threshold slope, the results of strained SOI and unstrained SOI were compared, with the last being a reference. The results obtained by simulations were compared with experimental results. The strained devices showed a significant improvement in the drain current level and in maximum transconductance in comparison to unstrained SOI because of the carrier mobility increase thanks to the strain application. The highest gains were observed for the larger channel lengths, reaching about 75% to a strained transistor of a 1 ìm operating at room temperature, (about 300 K) and reaching about 195% operating at 100 K. It has been noted a reduction of the threshold voltage with the application of mechanical stress. And there were no significant changes in subthreshold slope and the analog parameters