Caracterização elétrica e simulação dos efeitos do autoaquecimento em nanofios transistores MOS sem junções em regime estacionário e transitório

Abstract

Este trabalho apresenta uma análise do comportamento elétrico e térmico de nanofios transistores MOS sem junções fabricados em tecnologia SOI, com o objetivo de verificar a ocorrência de efeitos de autoaquecimento através de medidas elétricas e simulações numéricas tridimensionais em regime estacionário e transitório. Para esta verificação foram utilizados métodos validados na literatura, como o método de extração da resistência de porta utilizando estruturas de porta de 4 terminais e o método de medidas pulsadas, onde se observa os efeitos causados pelo aumento de temperatura em transitórios de corrente elétrica. O autoaquecimento é um efeito inerente à física dos semicondutores e está relacionado ao perfil térmico dos transistores, que pode ter grande influência no desempenho de circuitos analógicos. Este efeito consiste no aumento da temperatura do dispositivo devido à dissipação de potência em forma de calor durante a operação do dispositivo, provocada apenas pela condução de corrente no canal. O prévio estudo dos parâmetros físicos de transistores MOS revelou que os efeitos provocados pelo autoaquecimento estão relacionados à degradação da mobilidade devido a efeitos de espalhamento dependentes da temperatura do silício. Por meio de simulações, foi analisada a influência da estrutura de porta na caracterização do autoaquecimento pela extração da resistência de porta, que na prática requer uma estrutura de porta grande com 4 terminais, em oposição à estrutura de porta convencional que cobre apenas a superfície do fin de silício. Concluiu-se que em dispositivos sem junções de dimensões reduzidas, especificamente largura de fin abaixo de 500 nm e altura de fin menor que 100 nm, a presença de uma estrutura de porta grande causa subestimação da predição da temperatura no canal, reduzindo a precisão dessa predição de 82% para 43%. Então, foram realizadas simulações de transitório, que revelaram que há redução na parte visível da degradação de corrente com o uso de tempos de subida maiores no pulso, próximos dos utilizados nas medidas experimentais. Através do estudo do funcionamento do módulo de medidas pulsadas e de como obter curvas de transitório consistentes, foi possível realizar a caracterização dinâmica de diferentes dispositivos. Os resultados indicam que transistores SOI planares com óxido enterrado espesso são os que apresentam mais efeitos de autoaquecimento, alcançando redução de corrente entre 4,5% e 12%. Os transistores sem junções medidos, de 10 fins e largura de fin até 240 nm foram pouco influenciados pelo autoaquecimento, não sendo observada degradação de corrente relevante, mas apresentaram maior dificuldade na análise do transitório devido ao overshoot de corrente. Já em transistores com fin único e largura de fin de 240 nm, foi verificada degradação de corrente em até 3,85%, aumentando quanto mais curto o canal do transistor. Tendo os transistores estreitos características elétricas mais interessantes, foram medidos dispositivos com largura de fin de 60 nm, resultando em degradação de corrente máxima de 3,5%, porém agora reduzindo para transistores mais curtos devido à influência do campo elétrico na degradação da mobilidade. Portanto, os transistores com fin único apresentaram menor distorção por overshoot e autoaquecimento similar, por terem menor corrente aquisitada pelo medidor, mas mesmo nível de corrente fluindo por fin. Contudo, os resultados indicaram que os nanofios transistores sem junções medidos são pouco suscetíveis aos efeitos do autoaquecimento, apresentando baixa degradação de corrente em relação à corrente total do transistor.

This work presents an analysis on the electrical and thermal behavior of junctionless nanowire MOS transistors fabricated in SOI technology, aiming to verify the occurrence of self-heating effects through experimental measurements and tridimensional numerical device simulations in both permanent and transient regimes. For this verification, methods validated in literature were used, such as the gate resistance thermometry using 4-contact gate structures and the pulsed measurement, where the effects caused by temperature rise are observed through current transients. Self-heating is an effect that is inherent to the physics of semiconductors and is related to the transistor s thermal profile, which may have great influence on the performance of analog circuits. This effect consists in temperature rise due to power dissipation in form of heat energy during device operation, caused only by current conduction in the channel. The previous study of the physical parameters of MOS transistors revealed that the effects caused by self-heating relate to the mobility degradation due to scattering effects that are dependent on the silicon s temperature. By performing simulations, the influence of gate structures in the characterization of self-heating was also analysed by extracting the gate s thermal resistance, which requires a large 4-contact gate structure, as opposed to the usual gate structure, which only covers the silicon fin s surface. It was concluded that in junctionless devices with reduced dimensions, specifically fin width below 500 nm and fin height below 100 nm, the presence of a large gate structure causes underestimation in the prediction of the channel s lattice temperature, reducing the precision of this prediction from 82% to 43%. Then, transient simulations were performed, revealing that the visible part of the current degradation is diminished by using longer pulse rise times, being closer to the ones used in experimental measurements. By studying the operation of the pulsed measurement unit and how to obtain consistent transient curves, it was possible to perform the dynamic characterization of different devices. Results indicate that planar SOI transistors with thick buried oxide are the ones that present the most self-heating effects, reaching current reduction between 4.5% and 12%. The measured junctionless transistors, with 10 fins and fin width up to 240 nm were weakly affected by self-heating, showing no relevant current degradation, but these devices presented more difficulty in the transient curves analysis due to current overshoot. In single fin transistors with fin width of 240 nm, though, it was verified current degradation up to 3.85%, rising as the transistor s channel gets shorter. Knowing that transistors with small fin width are the most relevant to be analysed, devices with fin width of 60 nm were measured, resulting in maximum current degradation of 3.5%, in this case reducing for shorter transistors due to the electric field influence in the mobility degradation. Therefore, single fin transistors presented less distortion due to overshoot and similar self-heating, because the current obtained through the measurement is lower, but the level of current flowing through each fin is the same. However, the results show that the measured junctionless nanowire transistors are weakly susceptible to self-heating effects, presenting lower current degradation related to the transistor s total current.