Aplicação do método SPLIT-CV para obtenção da mobilidade em nanofios transistores MOS

Abstract

Este trabalho tem por objetivo analisar a mobilidade dos nanofios transistores MOS, com diferentes larguras de aleta de Si que foi extraído usando a técnica de SPLIT-CV. Para realização deste trabalho de dissertação, foram utilizadas medidas experimentais de nanofios transistores MOS de porta tripla, fabricados em tecnologia de SOI (Silicon-On-Insulator). Na introdução teórica foram explicados os fatores que influenciam a mobilidade total dos portadores como: tensão de substrato e largura da aleta. Foi comprovado, através dos resultados das extrações, uma melhora significativa na mobilidade, por exemplo para o dispositivo de 12nm, com aplicação da tensão de substrato de 20V, obteve uma melhoria da de aproximadamente 12%, e para o transistor de 82nm obteve uma melhora de 30%. Outro ganho importante a ser mencionado, foi da mobilidade total entre o transistor de 12nm e de 82nm , de aproximadamente 24%, para tensão de substrato de 0V. Com polarização do substrato de 20V foi de aproximadamente 39%. Considerando o fator da influência da largura de aleta, os transistores obtiveram um ganho médio de 19% a cada variação da largura de aleta. Isso comprova claramente que ao combinar a variação da tensão de substrato com a variação da largura de aleta, é possível atingir melhores valores de mobilidade, onde o deslocamento do centroide do canal, que é uma região do canal, onde os portadores atingem maiores velocidades, e são menos influenciados por mecanismos de espalhamento, como rugosidade da superfície µSi, que degradam a mobilidade. Este último fator, está fortemente relacionado com a orientação cristalográfica das portas do canal, que foi explicado em uma seção dedicada ao estudo e extração das mobilidades nas regiões do canal, chamadas de front channel, que é uma região composta entre o óxido de porta e o semicondutor; e a região do back-channel, região inferior do canal composta entre o óxido enterrado e o semicondutor, que é controlada pela tensão de substrato. Para extração da mobilidade, sem tensão de substrato, na região do front channel, no plano superior e laterais dos transistores, foi usado a técnica de separação por corrente de superfície, juntamente com as equações de SPLIT-CV. Os resultados obtidos, demonstraram o ganho da mobilidade, entre o primeiro nanofio de 12nm e o último de 82nm, de 10% no plano superior, comprovando que a mobilidade de elétrons é maior no plano superior que nas laterais para todas as amostras. Para confirmar os resultados obtidos, as somatórias das mobilidades foram comparadas com os valores da mobilidade efetiva total, gerando uma efetividade do método de 88%, indicando que a técnica de extração condiz com a teoria da mobilidade dos portadores. Adicionalmente, ao aplicar uma polarização de substrato de 20V, foi possível observar uma região inversão na estrutura dos nanofios na região do back-channel, atuando como uma quarta porta em volta do canal. O método de extração anteriormente mencionado, não gerou resultados confiáveis. A fim de obter a mobilidade na região controlada pela porta do substrato, foi usado um método, extraído da literatura, que também aplica o uso das equações do SPLIT-CV. Comprovando que a mobilidade na região de back-channel é maior para todas as amostras os nanofios, em comparação a mobilidade total, isso indica que a condução começa primeiro na região do back channel e a partir de um valor de tensão de porta, as cargas na região do back-channel perdem representatividade na mobilidade total, reduzindo seu valor devido a mecanismos de espalhamento como rugosidade de superfície que degrada a mobilidade. Em contrapartida, a porta superior do front channel começa a ter maior controle eletrostático das cargas e a mobilidade total passa a ser uma combinação das mobilidades nas regiões do back-channel e front channel. Para avaliar os resultados, os mesmos processos de extração foram aplicados para simulações numéricas feitas no computador onde foi possível validar o comportamento das cargas nos transistores, onde método de separação por corrente de superfície obteve uma efetividade de 97%

This work aims to analyze the mobility of MOS transistor nanowires, with different fin widths of Si that was extracted using the SPLIT-CV technique. To carry out this dissertation work, experimental measurements of triple gate MOS transistor nanowires were used, manufactured using SOI (Silicon-On-Insulator) technology. In the theoretical introduction, factors that influence the total mobility of carriers were explained, such as: substrate voltage and fin width. It was proven, through the results of the extractions, a significant improvement in mobility, for example for the 12nm device, with application of the substrate voltage of 20V, it obtained an improvement of approximately 12%, and for the 82nm transistor it obtained an improvement of 30%. Another important gain to be mentioned was the total mobility between the 12nm and 82nm transistors, of approximately 24%, for a substrate voltage of 0V. With substrate bias of 20V it was approximately 39%. Considering the influence of the fin width factor, the transistors obtained an average gain of 19% for each variation of the fin width. This clearly proves that by combining the substrate voltage variation with the fin width variation, it is possible to achieve better mobility values, where the displacement of the channel centroid, which is a region of the channel, where the carriers reach higher speeds, and are less influenced by scattering mechanisms, such as surface roughness µSi, which degrade mobility. This last factor is strongly related to the crystallographic orientation of the channel gates, which was explained in a section dedicated to the study and extraction of mobilities in the channel regions, called the front channel, which is a region composed between the gate oxide and the semiconductor; and the back-channel region, the lower region of the channel composed between the buried oxide and the semiconductor, which is controlled by the substrate voltage. To extract the mobility, without substrate voltage, in the front channel region, in the upper and lateral planes of the transistors, the surface current separation technique was used, together with the SPLIT-CV equations. The results obtained demonstrated that the mobility gain, between the first 12nm nanowire and the last one of 82nm, was 10% in the upper plane, proving that the mobility is greater in the upper plane than on the sides for all samples. To confirm the results obtained, the summations of the mobilities were compared with the values of the total effective mobility, generating an effectiveness of the method of 88%, indicating that the extraction technique is consistent with the theory of carrier mobility. Additionally, by applying a substrate polarization of 20V, it was possible to observe an inversion region in the structure of the nanowires in the back-channel region, acting as a fourth gate around the channel. The previously mentioned extraction method did not generate reliable results. In order to obtain mobility in the region controlled by the substrate gate, a method extracted from the literature was used, which also applies the use of SPLIT-CV equations. Proving that the mobility in the back-channel region is higher for all samples the nanowires, compared to the total mobility, this indicates that the conduction starts first in the back-channel region and from a gate voltage value, the charges in the back-channel region, they lose representation in total mobility, reducing their value due to scattering mechanisms such as surface roughness that degrades mobility. On the other hand, the upper door of the front channel begins to have greater electrostatic control of the loads and the total mobility becomes a combination of the mobility in the regions of the back-channel and front channel. To evaluate the results, the same extraction processes were applied to numerical simulations made on the computer where it was possible to validate the behavior of the loads on the transistors, where the surface current separation method obtained an effectiveness of 97%