| dc.contributor.advisor | Rayas-Sánchez, José E. | |
| dc.contributor.author | Moreno-Mojica, Aurea E. | |
| dc.date.accessioned | 2023-01-10T16:22:11Z | |
| dc.date.accessioned | 2023-03-13T15:11:52Z | |
| dc.date.available | 2023-01-10T16:22:11Z | |
| dc.date.available | 2023-03-13T15:11:52Z | |
| dc.date.issued | 2022-11 | |
| dc.identifier.citation | Moreno-Mojica, A. E. (2022). Decoupling Capacitors Optimization Methodologies for Power Delivery Networks in Computer Platforms. Tesis de doctorado, Doctorado en Ciencias de la Ingeniería. Tlaquepaque, Jalisco: ITESO. | es_MX |
| dc.identifier.uri | https://hdl.handle.net/20.500.12032/72048 | |
| dc.description | Toda plataforma de cómputo requiere de una red de suministro de potencia (PDN, por sus siglas en inglés) para energizar sus dispositivos. Cuando la señales en los diferentes dispositivos de una PDN comienzan a conmutar, provocan picos de corriente que crean ruido de voltaje. El control de ruido fallido en la PDN puede deteriorar el desempeño y provocar fallas funcionales graves en la plataforma de cómputo. El nivel de voltaje requerido por los chips depende del espectro de frecuencia de la corriente que consumen; así un buen diseño de PDN debe tener un perfil de impedancia bajo. Esto se hace colocando varias etapas de capacitores de desacoplo para reducir la
impedancia y proporcionar fuentes locales de carga. Estos arreglos de capacitores paralelos introducen frecuencias resonantes que pueden magnificar los problemas de ruido y que se traducen en el dominio del tiempo como caídas de voltaje. Esta tesis doctoral presenta un procedimiento numérico para encontrar las frecuencias resonantes paralelas de un arreglo paralelo de más de dos capacitores, así como ecuaciones analíticas para encontrar las frecuencias resonantes paralelas de un arreglo de tres capacitores, que también aproximan las frecuencias de resonancia de arreglos de más de tres capacitores. Luego presenta varias técnicas de optimización numérica para optimizar
el número de capacitores de desacoplo en una PDN y los valores de los elementos de compensación de un regulador de voltaje que aseguran estabilidad, considerando los efectos en el dominio de la frecuencia y del tiempo. Además, esta tesis presenta un enfoque de optimización del rendimiento en el dominio de la frecuencia y del tiempo considerando el impacto de las tolerancias de capacitancia en los capacitores de desacoplo. Finalmente, la tesis proporciona los primeros pasos para obtener un circuito equivalente concentrado de planos discretizados de una PDN que permita colocar capacitores de desacoplo en cualquier lugar de la PDN. Cada metodología propuesta es
debidamente validada por casos de prueba adecuados, demostrando la eficiencia de las técnicas propuestas. También se prevén algunas oportunidades de investigación futuras. | es_MX |
| dc.language.iso | eng | es_MX |
| dc.publisher | ITESO | es_MX |
| dc.rights.uri | http://quijote.biblio.iteso.mx/licencias/CC-BY-NC-2.5-MX.pdf | es_MX |
| dc.subject | Power Delivery Network | es_MX |
| dc.subject | Noise Control | es_MX |
| dc.title | Decoupling Capacitors Optimization Methodologies for Power Delivery Networks in Computer Platforms | es_MX |
| dc.type | info:eu-repo/semantics/doctoralThesis | es_MX |
