Reporte de formación complementaria en área de concentración en diseño de circuitos integrados
| dc.contributor.author | Oropeza-Guzmán, Edgar | |
| dc.date.accessioned | 2017-04-06T19:36:13Z | |
| dc.date.accessioned | 2023-03-10T16:54:00Z | |
| dc.date.available | 2017-04-06T19:36:13Z | |
| dc.date.available | 2023-03-10T16:54:00Z | |
| dc.date.issued | 2017-01 | |
| dc.identifier.citation | Oropeza-Guzmán, E. (2017). Reporte de formación complementaria en área de concentración en diseño de circuitos integrados. Trabajo de obtención de grado, Maestría en Diseño Electrónico. Tlaquepaque, Jalisco: ITESO. | es |
| dc.identifier.uri | https://hdl.handle.net/20.500.12032/69134 | |
| dc.description | Trabajo en el que se exponen los tres proyectos más representativos del área de concentración de Diseño de Circuitos Integrados Analógicos elaborados a lo largo del programa de la Maestría en Diseño Electrónico. Estos proyectos permitieron explorar el flujo de diseño de un circuito analógico. Se trabajó desde la definición del concepto y la arquitectura, el diseño de esquemáticos y la caracterización “pre-layout”, hasta la extracción de elementos parásitos y la correspondiente simulación y validación “post-layout” del circuito. El primero de los proyectos se enfocó en el diseño de un bloque fundamental dentro de las interfaces de memoria DDR2 como lo es el IO driver o IO buffer. En él se propuso un diseño con un sistema de calibración para el manejo de una línea de transmisión con impedancia característica variable. Para el segundo y tercer proyecto se desarrollaron bloques típicos de una red de distribución de reloj que permiten minimizar el retardo de propagación de dichas señales y reducir las emisiones de interferencia electromagnética (EMI) mediante técnicas de modulación. | es |
| dc.language.iso | spa | es |
| dc.publisher | ITESO | es |
| dc.rights.uri | http://quijote.biblio.iteso.mx/licencias/CC-BY-NC-2.5-MX.pdf | es |
| dc.subject | Circuitos Analógicos | es |
| dc.subject | Diseño de Circuitos | es |
| dc.subject | Circuitos Integrados | es |
| dc.title | Reporte de formación complementaria en área de concentración en diseño de circuitos integrados | es |
| dc.type | info:eu-repo/semantics/masterThesis | es |
Files in this item
| Files | Size | Format | View |
|---|---|---|---|
| Reporte de form ... e circuitos integrados.pdf | 12.71Mb | application/pdf | View/ |