| dc.contributor.author | Güereña-Morán, Alejandro | |
| dc.date.accessioned | 2016-08-10T17:05:08Z | |
| dc.date.accessioned | 2023-03-10T16:20:32Z | |
| dc.date.available | 2016-08-10T17:05:08Z | |
| dc.date.available | 2023-03-10T16:20:32Z | |
| dc.date.issued | 2016-01 | |
| dc.identifier.citation | Güereña-Morán, A. (2016). Reporte de formación complementaria en área de diseño de circuitos integrados digitales. Trabajo de obtención de grado, Maestría en Diseño Electrónico. Tlaquepaque, Jalisco: ITESO. | es |
| dc.identifier.uri | https://hdl.handle.net/20.500.12032/68365 | |
| dc.description | Reporte de formación complementaria para el área de Diseño de Circuitos Integrados Digitales. Se describen los proyectos realizados para los cursos de Diseño de Sistemas Digitales, Diseño de Circuitos Integrados Digitales y Verificación de Sistemas Digitales. El proyecto para la materia de Diseño de Sistemas Digitales consistió en diseñar un sistema digital que involucre un procesador MIPS32 básico con comunicación con controladores de interface RS-232 y de LCD para la tarjeta de prototipos Spartan-3E SK, con el objetivo de recibir un dato serial de la PC y procesarlo para ser desplegado en una pantalla LCD. El proyecto para Diseño de Circuitos Integrados Digitales consistió en la optimización de los tiempos de “setup” y “hold” de un flip flop tipo D Maestro-Esclavo, con el objetivo de demostrar su impacto en velocidad, área y consumo de potencia. También se diseñó un contador anillo módulo 8 utilizando este flip flop, del cual se analizó su desempeño. El proyecto realizado para el curso de Verificación de Sistemas Digitales consistió en implementar un plan y ambiente de verificación para la unidad despachadora de un Microprocesador de 32 bits implementada a nivel RTL. System Verilog fue usado como lenguaje de verificación. | es |
| dc.language.iso | spa | es |
| dc.publisher | ITESO | es |
| dc.rights.uri | http://quijote.biblio.iteso.mx/licencias/CC-BY-NC-ND-2.5-MX.pdf | es |
| dc.subject | MIPS32 | es |
| dc.subject | Flip Flop | es |
| dc.subject | Verificación de Sistemas Digitales | es |
| dc.subject | Diseño de Circuitos Integrados Digitales | es |
| dc.subject | Diseño de Sistemas Digitales | es |
| dc.title | Reporte de formación complementaria en área de diseño de circuitos integrados digitales | es |
| dc.type | info:eu-repo/semantics/masterThesis | es |
