Show simple item record

dc.contributor.authorGüereña-Morán, Alejandro
dc.date.accessioned2016-08-10T17:05:08Z
dc.date.accessioned2023-03-10T16:20:32Z
dc.date.available2016-08-10T17:05:08Z
dc.date.available2023-03-10T16:20:32Z
dc.date.issued2016-01
dc.identifier.citationGüereña-Morán, A. (2016). Reporte de formación complementaria en área de diseño de circuitos integrados digitales. Trabajo de obtención de grado, Maestría en Diseño Electrónico. Tlaquepaque, Jalisco: ITESO.es
dc.identifier.urihttps://hdl.handle.net/20.500.12032/68365
dc.descriptionReporte de formación complementaria para el área de Diseño de Circuitos Integrados Digitales. Se describen los proyectos realizados para los cursos de Diseño de Sistemas Digitales, Diseño de Circuitos Integrados Digitales y Verificación de Sistemas Digitales. El proyecto para la materia de Diseño de Sistemas Digitales consistió en diseñar un sistema digital que involucre un procesador MIPS32 básico con comunicación con controladores de interface RS-232 y de LCD para la tarjeta de prototipos Spartan-3E SK, con el objetivo de recibir un dato serial de la PC y procesarlo para ser desplegado en una pantalla LCD. El proyecto para Diseño de Circuitos Integrados Digitales consistió en la optimización de los tiempos de “setup” y “hold” de un flip flop tipo D Maestro-Esclavo, con el objetivo de demostrar su impacto en velocidad, área y consumo de potencia. También se diseñó un contador anillo módulo 8 utilizando este flip flop, del cual se analizó su desempeño. El proyecto realizado para el curso de Verificación de Sistemas Digitales consistió en implementar un plan y ambiente de verificación para la unidad despachadora de un Microprocesador de 32 bits implementada a nivel RTL. System Verilog fue usado como lenguaje de verificación.es
dc.language.isospaes
dc.publisherITESOes
dc.rights.urihttp://quijote.biblio.iteso.mx/licencias/CC-BY-NC-ND-2.5-MX.pdfes
dc.subjectMIPS32es
dc.subjectFlip Flopes
dc.subjectVerificación de Sistemas Digitaleses
dc.subjectDiseño de Circuitos Integrados Digitaleses
dc.subjectDiseño de Sistemas Digitaleses
dc.titleReporte de formación complementaria en área de diseño de circuitos integrados digitaleses
dc.typeinfo:eu-repo/semantics/masterThesises


Files in this item

FilesSizeFormatView
ReporteAlejandroGuerena_md679705 (002).pdf3.296Mbapplication/pdfView/Open

This item appears in the following Collection(s)

Show simple item record


© AUSJAL 2022

Asociación de Universidades Confiadas a la Compañía de Jesús en América Latina, AUSJAL
Av. Santa Teresa de Jesús Edif. Cerpe, Piso 2, Oficina AUSJAL Urb.
La Castellana, Chacao (1060) Caracas - Venezuela
Tel/Fax (+58-212)-266-13-41 /(+58-212)-266-85-62

Nuestras redes sociales

facebook Facebook

twitter Twitter

youtube Youtube

Asociaciones Jesuitas en el mundo
Ausjal en el mundo AJCU AUSJAL JESAM JCEP JCS JCAP