Diseño y test de circuitos integrados para sistemas de comunicaciones inalámbricas
Description
Los últimos avances en la tecnología CMOS han dado lugar a la integración de sensores, los módulos de radiofrecuencia y la electrónica digital de control conviviendo en una sola pastilla de silicio. Esto permite a las redes de sensores inalámbricas bajar costos, comunicarse utilizando enlaces inalámbricos de muy baja potencia, y en consecuencia extender su autonomía. La etapa de recepción de señales de RF uno de los circuitos más críticos en su diseño, teniendo en cuenta un cambio en la tecnología de integración. El objetivo principal de este proyecto es desarrollar una metodología de diseño de circuitos integrados en tecnologías nanométricas CMOS para ser aplicada en circuitos de alta frecuencia (RF). La metodología de diseño propuesta para amplificadores de bajo ruido (LNA) de alta frecuencia relaciona los parámetros “S” de un circuito con el gm/Id de sus transistores, y de esta forma permite la exploración del espacio de diseño en aras de optimización para minimizar el consumo y el área de dicho circuito. Asumiendo que el método permite que los parámetros ‘’S’’ de un circuito pueden expresarse en función de los gm/Id de sus transistores, se podría entonces, realizar la síntesis inversa, es decir, conociendo los parámetros ‘’S’’ necesarios para un circuito (según la ganancia, el ruido, la estabilidad, la adaptación de entrada/salida deseados), obtener el gm/Id que deberá tener sus transistores y por lo tanto qué tamaño (W/L) y corriente (Id) demandaría cada transistor. En una segunda linea de trabajo, relacionada con la tolerancias a fallas en sistemas WSN, se pretende elaborar esquemas novedosos de tolerancia a fallas adaptiva para recursos configurables analógicos embebidos en sistemas con núcleo de procesamiento.Fil: Castagnola, Juan Luis. Universidad Católica de Córdoba. Facultad de Ingeniería; Argentina