Análise de descasamento nas características elétricas de SOI nMOSFET de canal gradual operando em saturação

Abstract

Os transistores da tecnologia Silício-sobre-Isolante (SOI Silicon-On-Insulator) apresentam vantagens em relação à tecnologia CMOS (Complementary Metal-Oxide-Semiconductor) convencional (BULK), tais como diminuição do efeito de canal curto, aumento da transcondutância, aumento da mobilidade, entre outras. Entretanto, apresentam reduzida tensão de ruptura de dreno, devido à ativação do transistor bipolar parasitário inerente à estrutura SOI. Com o intuito de diminuir esses efeitos indesejados foi projetada uma estrutura MOSFET chamada de SOI de Canal Gradual (GC SOI Graded-Channel). Resultados reportados na literatura mostram que GC SOI MOSFETs apresentam uma redução importante da condutância de saída, quando comparados aos SOI MOSFETs convencionais de mesma dimensão, além de aumento da transconduância e tensão de ruptura, qualificando estes transistores par aplicações analógicas de alto desempenho. Durante o processo de fabricação de transistores idênticos, devido às etapas do processo , pode ocorrer o descasamento nas suas características. A semelhança entre esses dispositivos é importante para o bom funcionamento de circuitos integrados elétricos que consideram dispositivos idênticos, tais como em um par diferencial e espelho de corrente. Este trabalho tem como obejtivo realizar o estudo do descasamento ( mismatching ) das características elétricas de SOI MOSFETs de canal gradual, comparando-os a transistores com canal uniformemente dopado. Serão analisados parâmetros elétricos básicos e analógicos, tais como a tensão de limiar, transcondutância, condutância de saída, tensão Early e ganho de tensão.

Silicon-On-Insulator technology (SOI) show advantages when compared to conventional Complementary Metal-Oxide-Semiconductor (CMOS BULK) technology such as reduction of short channel effect, increase of transconductance and mobility, among others. However, it shows reduced drain breakdown voltage, due to the activation of the parasitic bipolar transistor inherent from the SOI structure. With the aim of decreasing these undesirable effects a new MOSFET structure called Graded-Channel SOI (GC SOI) has been proposed. Results reported in the literature show that GC SOI MOSFETs have an important decrease of the output conductance, when compared to conventional SOI MOSFETs of the same dimensions, besides increased transconductance and breakdown voltage, qualifying this transistor for high performance analog applications. During the process fabrication of identical transistors, due to process steps, there might be mismatching between them. The matching between devices is important to ensure good performance of analog integrated circuits that rely on identical devices, such as differential pairs and current mirrors. This work aims to study electrical characteristics mismatching of GC SOI MOSFET, comparing them with uniform channel doped transistors. Basic and analog electrical parameters, such as threshold voltage, transconductance, output conductance, Early voltage and intrinsic voltage gain will be analyzed.