Diseño de una arquitectura ZYNQ para un acelerador por hardware utilizando la metodología PYNQ
Descripción
El objetivo del proyecto fue el desarrollo de la arquitectura para el uso de un acelerador por hardware utilizando la arquitectura ZYNQ de XILINX empleando la placa comercial PYNQ-Z1; la cual, cuenta con un marco de código abierto para el desarrollo de sistemas embebidos. A su vez, debido a que cuenta con un procesador ARM de doble núcleo y lógica programable en el mismo chip, brinda la capacidad de utilizar la FPGA como acelerador de hardware y mejorar la conexión de bus entre el CPU y la FPGA. Para este desarrollo se utilizó como herramienta: el paquete de software VIVADO el cual brinda las capacidades de crear, sintetizar, implementar y simular proyectos en código VHDL, Verilog o System Verilog para FPGA y el entorno de Jupyter Notebook el cual permite ejecutar el Overlay con la lógica programable de la FPGA. Finalmente se observó la transmisión de datos mediante el uso de tres interfaces: AXI4, AXI4-Lite y AXI4-StreamModo de acceso: Internet
Tesis de Grado
Tesis Licenciatura (Ingeniería en Electrónica y Telecomunicaciones) URL, Facultad de Ingeniería