Implementación de algoritmos para efectos de audio digital con alta fidelidad usando hardware programable

Liévano Torres, Pedro Pablo; Espinosa Duran, John Michael; Velasco Medina, Jaime

Implementação de algoritmos para efeitos de áudio digital com alta fidelidade usando-se hardware programável

dc.contributor.author	Liévano Torres, Pedro Pablo
dc.contributor.author	Espinosa Duran, John Michael
dc.contributor.author	Velasco Medina, Jaime
dc.date.accessioned	2020-04-16T17:28:01Z
dc.date.accessioned	2023-05-11T14:53:45Z
dc.date.available	2020-04-16T17:28:01Z
dc.date.available	2023-05-11T14:53:45Z
dc.date.created	2013-05-10
dc.identifier	http://revistas.javeriana.edu.co/index.php/iyu/article/view/2023
dc.identifier.issn	2011-2769
dc.identifier.issn	0123-2126
dc.identifier.uri	https://hdl.handle.net/20.500.12032/100191
dc.description	De modo geral, os efeitos de áudio digital são implementados em software usando-se DSP ou PC; no entanto, hoje em dia estão sendo consideradas algumas implementações que usam hardware dedicado. Este artigo a presenta a implementação em hardware de quinze algoritmos para o processamento em tempo real de efeitos de áudio digital com taxas de a mostragem de até 100,88 MSPS e alta fidelida de. Os projetos foram simulados usandoseDSP-Builder e foram sintetizados noFPGA EP2C70F896C6. As provas de verificação em hardware dos efeitos implementados de monstram que os blocos projetados podem ser usados como IPcores para o projeto de um processador multiefeito embarcado em um SoC.	por
dc.description.abstract	Generalmente, los efectos de audio digital son implementados en software usando DSP o PC; sin embargo, hoy en día se están considerando algunas implementaciones que usan hardware dedicado. Este artículo presenta la implementación en hardware de quince algoritmos para el procesamiento en tiempo real de efectos de audio digital con tasas de muestreo de hasta 100,88 MSPS y alta fidelidad. Los diseños se simularon usando DSP Buildery se sintetizaron en el FPGAEP2C70F896C6. Las pruebas de verificación en hardware de los efectos implementados muestran que los bloques diseñados pueden usarse como IPcores para el diseño de un procesador multiefecto embebido en un SoC.	spa
dc.format	PDF	spa
dc.format.mimetype	application/pdf	spa
dc.format.mimetype	application/x-rar	spa
dc.language.iso	spa
dc.publisher	Pontificia Universidad Javeriana	eng
dc.relation.uri	http://revistas.javeriana.edu.co/index.php/iyu/article/view/2023/3949
dc.relation.uri	http://revistas.javeriana.edu.co/index.php/iyu/article/view/2023/17657
dc.title	Implementación de algoritmos para efectos de audio digital con alta fidelidad usando hardware programable	spa
dc.title	Implementação de algoritmos para efeitos de áudio digital com alta fidelidade usando-se hardware programável	por

Ficheros en el ítem

Ficheros	Tamaño	Formato	Ver

Este ítem aparece en la(s) siguiente(s) colección(ones)

Documentos - PUJB

Mostrar el registro sencillo del ítem